[1]  You-Jin Cha*, Seung-Hoon Lee*, and Jin-Kug Lee, "Digitally-controlled automatic gain control circuits for CMOS CCD camera interface," IEE Electronics Letters, vol. 35, no, 22, pp. 1909-1910, Oct. 1999. [SCI]

[2]  Young-Deuk Jeon* and Seung-Hoon Lee*, "Acquisition time minimization techniques for high-speed analog signal processing," IEE Electronics Letters, vol. 35, no. 23, pp. 1990-1991, Nov. 1999. [SCI]

[3]  Jin Park, Seung-Chul Lee*, and Seung-Hoon Lee*, "3 V 10b 70 MHz CMOS D/A converter for video applications," IEE Electronics Letters, vol. 35, no. 24, pp. 2071-2073, Nov. 1999. [SCI]  

[4]  Tae-Hwan Oh* and Seung-Hoon Lee*, "Single-chip CMOS CCD
camera interface based on digitally-controlled capacitor-segment
combination," IEEE Trans. on Circuits Syst. II, vol. 47, no. 11, pp. 1338-1343, Nov. 2000. [SCI]

[5]  Jin Park, Seung-Chul Lee*, Jin-Sik Yoon*, and Seung-Hoon Lee*, "A 3V 10b 100MS/s digital-to-analog converter for cable modem applications," IEEE Trans. on Consumer Electronics, vol. 46, no, 4, pp. 1043-1047, Nov. 2000. [SCI]

[6]  Seung-Ho Lee*, Jung-Woong Moon*, and Seung-Hoon Lee*, "An 8b 52MHz double-channel CMOS subranging A/D converter for DSL applications," IEICE Trans. on Electronics, vol. E84-C, no. 4, pp. 470-474, April 2001. [SCI]

[7]  S. H. Lee* and J. S. Lee*, "Comments on comments on interstage gain-proration technique for digital-domain multistep ADC calibration," IEEE Trans. Circuits Syst. II, Vol 48, No. 7, pp. 745-749, July 2001. [SCI]

[8]  J. S. Lee*, S. H. Joo*, and S. H. Lee*, "Resolution enhancement techniques for high-speed multi-stage pipelined ADC's based on a multi-bit multiplying DAC," IEICE Trans. on Electronics, vol. E84-C, No. 8, pp. 1092-1099, Aug. 2001. [SCI]

[9]  S. C. Lee* and S. H. Lee*, "A Low-Ripple Switched-Capacitor DC-DC up Converter for Low-Voltage Applications," IEICE Trans. on Electronics, vol. E84-C, No. 8, pp. 1100-1103, Aug. 2001. [SCI]

[10]  J. W. Moon* and S.H. Lee*, "An 8b 200MHz Time-Interleaved Subranging ADC Based on a Single-Poly Digital CMOS Process," IEICE Trans. on Electronics, Jan. 2003 to be published. [SCI]

[1]  "CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics," Dong-Young Chang, You-Mi Lee, Seung-Hoon Lee*, Geun-Soon Kang, Hee-Cheol Choi, Date of Patent : 2000. 4. 18., Patent Number : 6052025, Filing Country : U.S.

[2]  "Analog/Digital converting circuit," Dong-Young Chang, Jae-Yup Lee, Seung-Hoon Lee*, Yong-In Park, Seung-Woo Park, Date of Patent : 2000. 10. 3., Patent Number : 6127958, Filing Country : U.S.

[1]  You-Jin Cha*, Jin-Kug Lee, Jin Park, and Seung-Hoon Lee*,  "Digitally-controlled automatic gain control circuits for CMOS CCD electronic cameras," The 6th Intl. Conf. on VLSI and CAD, Korea, pp. 342-345, Oct. 1999.

[2]  Seung-Chul Lee*, Joon-Seok Lee*, Sung-Ho Lee*, and Seung-Hoon Lee*,  "A 3 V 200 MHz PLL with a low-noise VCO based on a power-efficient low-ripple DC-DC converter," The 6th Intl. Conf. on VLSI and CAD, Korea, pp. 346-348, Oct. 1999.

[3]  Young-Deuk Jeon*, Byeong-Lyeol Jeon, Seung-Chul Lee*, Sang-Min Yoo*, and Seung-Hoon Lee*,  "A 12b 50 MHz 3.3 V CMOS Acquisition Time Minimized A/D Converter," ASP-DAC 2000 (Asia and South Pacific Design Automation Conference 2000), Japan, pp. 613-616, Jan. 2000.

[4]  Y.D. Jeon*, S.C. Lee*, S.M. Yoo*, and S.H. Lee*,  "Acquisition-time minimization and merged-capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs," ISCAS (Intl. Sym. on Circuits and Syst.) 2000, Geneva, pp. III 451-454, Switzerland, May 2000.

[5]  Seung-Chul Lee*, Jin Park, Jin-Sik Yoon*, Jung-Hee Song, and Seung-Hoon Lee*, "A 3V 10b 100MS/ digital-to-analog converter for cable modem applications," AP-ASIC 2000 (Asia Pacific Conf. on ASICs), Korea, pp. 203-205, Aug. 2000. 

[6]  Seung-Chul Lee*, Dong-Soo Park*, Jung-Hee Song, Myung-Whan Choi, and Seung-Hoon Lee*,  "A low-ripple switched capacitor DC-DC up converter for low-voltage applications," AP-ASIC 2000 (Asia Pacific Conf. on ASICs), Korea, pp. 13-16, Aug. 2000.

[7]  S.M. Yoo*, T.H. Oh*, J.W. Moon*, S.H. Lee*, and U. Moon, "A 2.5V 10b 120MSample/s CMOS pipelined ADC with high SFDR," Custom Integrated Circuits Conference (CICC) 2002, Orlando, Florida, pp. 441-444, May 2002.

[8]  Seung-Hoon Lee* (Keynote Speech), "8b-12b 50-200MS/s low-power pipelined ADC design techniques for SoC applications," International Conference on Circuits / Systems, Computers and Communications 2002 (ITC-CSCC 2002), Phuket, Thailand, August 2002.

[9]  Seung-Hoon Lee*, "An 11b 70MHz 1.2mm 49mW 0.18um CMOS ADC with on-chip current/voltage references," 28th European Solid-State Circuits Conference (ESSCIRC) 2002, Florence, Italy, September 2002.

[10]  Sang-Min Yoo*, Jong-Bum Park*, Hee-Suk Yang*, Hyuen-Hee Bae, K. H. Moon, H. J. Park, Seung-Hoon Lee*, and J. H. Kim, "A 10b 150MSample/s 123mW 0.18um CMOS Pipelined ADC," IEEE ISSCC Digest of Technical Papers, Feb. 2003, to be presented.

[1]  유상민*, 전영득*, 이승훈*, "CMOS A/D 변환기의 샘플링 속도 및 해상도 향상을 위한 병합 캐패시터 스위칭기법" 대한전자공학회 논문지, 제37권, SC편, 제6호, pp. 405-411, 2000년 11월.

[2]  박종범*, 유상민*, 양희석*, 지용, 이승훈*, "높은 SFDR을 갖는 2.5V 10b 120MS/s CMOS 파이프라인 A/D 변환기" 대한전자공학회 논문지, 제39권, SC편, 제4호, pp. 254-262, 2002년 7월.

[3]  문정웅*, 양희석*, 이승훈*, "새로운 기준전압 인가방법을 사용하는 8b 200MHz 시간공유 서브레인징 ADC" 대한전자공학회 논문지, 제39권, SC편, 제4호, pp. 263-273, 2002년 7월.

[1]  "씨모스 증폭기의 바이어스 회로와 그 씨모스 트랜지스터의 채널길이 조정방법," 발명자 : 이강진, 황성욱, 전병렬, 이승훈*, 오대일, 등록일자 : 2000. 6. 27, 등록번호 : 10-266719, 등록국가 : 한국.

[2]  "신호 처리 속도가 개선된 이중 채널 구조의 서브레인징 아날로그 디지탈 변환장치," 발명자 : 이승훈*, 김주형, 황성욱, 등록일자 : 2000. 9. 27, 등록번호 : 10-276208, 등록국가 : 한국.

[3]  "반도체집적회로 10b 100MHz D/A 변환기 : 2000SG10b100M-DAC," 배치설계권자 : 이승훈*, 등록일자 : 2000. 11. 17, 배치설계 등록번호 : 0001109, 등록국가 : 한국.

[4]  "저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로," 발명자 : 장동영, 이유미, 이승훈*, 강근순, 최희철, 등록일자 : 2000. 12. 14, 등록번호 : 10-284024, 등록국가 : 한국.

[5]  "아날로그/디지털 변환회로 (ANALOG/DIGITAL CONVERTER)," 발명자 : 장동영, 이승훈*, 박승우, 이재엽, 박용인, 등록일자 : 2001. 1. 11, 등록번호 : 10-286322, 등록국가 : 한국.

[6]  "반도체집적회로 10b 120MHz A/D 변환기: 2001SG10b120M-ADC," 발명자 : 이승훈*, 등록일자 : 2001년 11월 5일, 배치설계 등록번호 : 제 0001241호, 등록국가 : 한국.

[7]  "반도체집적회로 8b 52MHz A/D 변환기: 2001SG8b52M-ADC," 발명자 : 이승훈*, 등록일자 : 2001년 12월 24일, 배치설계 등록번호 : 제 0001291호, 등록국가 : 한국.

[8]  "반도체집적회로 10b 50MHz A/D 변환기: 2001SG10b50M-ADC," 발명자 : 이승훈*, 등록일자 : 2001년 12월 24일, 배치설계 등록번호 : 제 0001292호, 등록국가 : 한국.

[1]  홍석용, 박성주, 지용, 이승훈*, "공유메모리형 ATM 단위스위치의 FPGA 구현 및 특성분석,"제 5 회 반도체 설계교육센터 (IDEC) Multi-Project Chip (MPW) 발표회 논문집, pp. 363-368, 1999년 10월.

[2]  Seung-Chul Lee*, Jin-Park, Jin-Sik Yoon*, Jung-Hee Song, and Seung-Hoon Lee*, "A 3V 110mW 10b 100MS/s digital-to-analog converter," IDEC Conference 2000 Summer, pp. 11-14, Aug. 2000.

[3]  Seung-Chul Lee*, Dong-Soo Park*, Myung-Whan Choi, and Seung-Hoon Lee*, "A low- ripple switched-capacitor DC-DC up converter for low-voltage applications," IDEC Conference 2000 Summer, pp. 3-6, Aug. 2000.

[4]  Jin-Sik Yoon*, Dong-Soo Park*, Seung-Chul Lee*, Yong Jee, and Seung-Hoon Lee*, "An 800 MHz PLL with intrinsic 50% duty cycle," IDEC Conference 2000 Summer, pp. 19-22, Aug. 2000.

[5]  Seung-Hoon Lee*, "고속 고해상도 데이터 변환기," 내장형시스템 설계센터 산학콘소시엄 학술회의 2001, 서울대학교 반도체공동연구소, 2001년 12월 13일.

[6]  문정웅*, 유상민*, 양희석*, 이승훈*, "단일 폴리 디지털 공정을 사용하는 8b 200MHz 시간 공유 서브레인징 ADC," 제 9회 한국 반도체 학술대회 논문집, pp. 161-162, 2002년 2월.

[7]  오태환*, 윤진식*, 이승훈*, "비냉각 적외선 센서 어레이를 위한 CMOS 신호검출 회로," 제 9회 한국 반도체 학술대회 논문집, pp. 165-166, 2002년 2월.

[8]  박동수*, 박종범*, 이승훈*, "고속 혼성모드 집적회로를 위한 온-칩 CMOS 전류 및 전압 레퍼런스 회로," 제 9회 한국 반도체 학술대회 논문집, pp. 729-730, 2002년 2월.

[9]  Sang-Min Yoo*, Tae-Hwan Oh*, Jeong-Woong Moon*, Seung-Hoon Lee*, and Unku Moon, "A 2.5V 10b 120MSample/s CMOS pipelined ADC with high SFDR," ITRC Forum 2002, May 2002.

[10] Young-Jae Cho*, Hyun-Hee Bae, Yong Jee, and Seung-Hoon Lee*, "On-Chip CMOS current and voltage references for high-speed mixed-mode integrated circuits," IDEC Conference 2002 Summer, pp. 45-48, Aug. 2002.

[1]  "12 bit A/D 변환기 설계 및 기술개발," 현대전자(주), 1차년도 최종보고서, 1999년 12월.

[2]  "10 비트 100Msps 아날로그-디지털 신호변환기 구조연구," 한국전자통신연구원, 1차년도 최종보고서, 1999년 12월.

[3]  "Clock, 전원, 및 고속 인터페이스 회로 기술 개발," 5차년도 최종보고서, 통상산업부, 정보통신부, 과학기술처, 2000년 1월.

[4]  "비냉각 적외선 센서 어레이의 신호 처리 장치의 설계" 1차년도 중간보고서, 대우전자, 2000년 4월.

[5]  "고해상도/고속 아날로그-디지털 신호변환기 (A/D Converter) 설계" 1차년도 중간보고서, 한국전자통신연구원, 2000년 6월.

[6]  "고해상도/고속 아날로그-디지털 신호변환기 (A/D Converter) 설계" 1차년도 최종보고서, 한국전자통신연구원, 2000년 8월.

[7]  "비냉각 적외선 센서 어레이의 신호 처리 장치의 설계" 1차년도 최종보고서, 대우전자(주), 2001년 3월.

[8]  "새로운 코딩기법을 사용한 10b 초고속 CMOS A/D 변환기 셀 개발" 1차년도 중간보고서, 현대전자(주), 2001년 3월.

[9]  "An 8b 200 MHz 0.18 um CMOS A/D Converter" Technical Report, Silicon Image Inc. USA, 2001년 5월.

[10]  "새로운 코딩기법을 사용한 10b 초고속 CMOS A/D 변환기 셀 개발" 1차년도 최종보고서, 하이닉스(주), 2001년 8월.

[11]  "11 bits 70 MHz ADC 개발" 1차년도 중간보고서, (주)스텔시스텔레콤, 2001년 8월.

[12]  "Testability를 고려한 혼성모드집적회로용 10b 150MHz ADC IP 개발," 1차년도 중간보고서, 삼성전자(주), 2002년 1월.

[13]  "11 bits 70 MHz ADC 개발" 1차년도 최종보고서, (주)스텔시스텔레콤, 2002년 5월.

[14]  "Testability를 고려한 혼성모드집적회로용 10b 150MHz ADC IP 개발," 1차년도 최종보고서, 삼성전자(주), 2002년 9월.

[1]   "CMOS 아날로그/혼성모드 집적시스템 설계 (상)," 이 승훈, 김 범섭, 송 민규, 최 중호, 시그마프레스, 1999년 12월.

[2]   "CMOS 아날로그/혼성모드 집적시스템 설계 (하)," 이 승훈, 김 범섭, 송 민규, 최 중호, 시그마프레스, 1999년 12월.

[1]  Seung-Hoon Lee*, R&D activities/consulting of ADC and DAC for Gigabit Ethernet chip, March 2000 - present, Silicon Image Inc., U. S. A.
(대상국가 : 미국, 대상기관 : 미국 Silicon Image, 연수기간 : 2000년 7월 20일부터 2001년 8월 31일까지, 목적 : R&D activities/consulting of ADC and DAC for Gigabit Ethernet chip, 연수내용 : 연구개발 진행 중, 연수자 선발기준 : 연구책임자, 대상기관 협력사유 : 교수와 협력기관
 

[2]  Young-Deuk Jeon*, Byeong-Lyeol Jeon, Seung-Chul Lee*, Sang-Min Yoo*, and Seung-Hoon Lee*, "A 12b 50 MHz 3.3 V CMOS Acquisition Time Minimized A/D Converter," ASP-DAC 2000 (Asia and South Pacific Design Automation Conference 2000), Japan, pp. 613-616, Jan. 2000.
(대상국가 : 일본, 대상기관 : ASP-DAC 2000 (Asia and South Pacific Design Automation Conference 2000), 연수기간 : 2000년 1월 25일 - 1월 29일 (5일간), 목적 : 학회 논문발표, 자료수집 및 국제 경험축적, 참여자 : 전 영득, 이 승철, 이 승훈, 연수내용 : 국제논문 발표, 연수자 선발기준 및 방법 : 논문발표자 중 기여도가 높은 2인을 선발함, 대상기관 (학회) 선정사유 : IEEE가 지원하는 수준 급의 국제학회임을 고려함.)
 

[3]  Young-Deuk Jeon*, Joon-Seok Lee*, Seung-Chul Lee*, Sang-Min Yoo*, and Seung-Hoon Lee*,  "Acquisition- time minimization and merged-capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs," ISCAS (Intl. Sym. on Circuits and Syst.) 2000, Geneva, pp. III 451-454, Switzerland, May 2000
(대상국가 : 스위스 제네바, 대상기관 : ISCAS (Intl. Sym. on Circuits and Syst.) 2000, 연수기간 : 2000년 5월 27일 - 6월 1일 (5박 6일간), 목적 : 학회 논문발표, 자료수집 및 국제 경험축적, 참여자 : 이 승철, 유 상민, 이 승훈,  연수내용 : 국제논문 발표, 연수자 선발기준 및 방법 : 논문발표자 중 기여도가 높은 2인을 선발함, 대상기관 (학회) 선정사유 : IEEE가 지원하는 수준 급의 국제학회임을 고려함.)
 

[4]  Seung-Hoon Lee*, Sang-Min Yoo*, Tae-Hwan Oh*, Jeong-Woong Moon*, Jin-Shik Yoon*, ISSCC 2001 (International Solid State Circuits Conference 2001) 국제학회 참가 및 미국 실리콘밸리 시찰, San Francisco, California, USA.  (대상국가 : 미국, 대상기관 : ISSCC 학회 및 미국 Silicon Image Inc. 등 벤처업체, 기간 : 2001년 2월 4일 - 2월 10일, 목적 및 내용 : 학회참석 및 Silicon Image Inc. 등 미국 벤처회사 시찰, 연수자 선발기준 및 방법 : 연구실에서 연구개발 기여가 큰 순서이되 기존에 해외 경험이 적은 자 순서로 선정, 대상기관 선정 사유 : ISSCC2001은 회로 설계의 세계 최대 학회이며, 실리콘밸리 시찰은 연구책임자가 안식년 연구를 한 Silicon Image Inc.를 중심으로 시찰을 주도하였음)
 

[5]  이승훈*, 박종범*, CICC2002 (Custom Integrated Circuits Conference 2002) 국제학회 참가 및 주요 기술논문 발표, Orlando, Florida, USA.  (대상국가 : 미국, 대상기관 : CICC2002 학회, 기간 : 2002년 5월 11일 - 5월 17일, 목적 및 내용 : 학회참석 및 논문발표, 연수자 선발기준 및 방법 : 연구실에서 연구개발 기여도가 큰 순서이되 기존에 해외 경험이 적은 자 순서로 선정, 대상기관 선정 사유 : CICC2002는 회로 설계의 세계 최고학회 중의 하나임)
 

[6]  이승훈*, 박종범*, 양희석*, 배현희*, 조영재*, ITC-CSCC2002 (International Technical Conference on Circuits/Systems, Computers and Communications 2002) 국제학회 참가 Keynote Speech (기조연설), Phuket, Thailand.  (대상국가 : 태국, 대상기관 : ITC-CSCC 2002 학회, 기간 : 2002년 7월 16일 - 7월 20일, 목적 및 내용 : 학회참석 및 Keynote Speech 기조연설 논문발표, 연수자 선발기준 및 방법 : 연구실에서 연구개발 기여도가 큰 순서이되 기존에 해외 경험이 적은 자 순서로 선정, 대상기관 선정 사유 : ITC-CSCC 2002에서 초청받음)

[1]  You-Jin Cha* (석사 : 2000. 2. 졸업), Seung-Hoon Lee*, and Jin-Kug Lee, "Digitally-controlled automatic gain control circuits for CMOS CCD camera interface," IEE Electronics Letters, vol. 35, no, 22, pp. 1909-1910, Oct. 1999. [SCI]

[2]  Young-Deuk Jeon* (석사 : 2000. 2. 졸업), and Seung-Hoon Lee*, "Acquisition time minimization techniques for high-speed analog signal processing," IEE Electronics Letters, vol. 35, no. 23, pp. 1990-1991, Nov. 1999. [SCI]

[3]  Jin Park (석사 : 1999. 8. 졸업), Seung-Chul Lee* (석사 : 2000. 8. 졸업), and Seung-Hoon Lee*, "3 V 10b 70 MHz CMOS D/A converter for video applications," IEE Electronics Letters, vol. 35, no. 24, pp. 2071-2073, Nov. 1999. [SCI]  

[4]  Tae-Hwan Oh* (석사 3학기) and Seung-Hoon Lee*, "Single-chip CMOS CCD camera interface based on digitally-controlled capacitor- segment combination," IEEE Trans. on Circuits Syst. II, vol. 47, no. 11, pp. 1338-1343, Nov. 2000. [SCI]

[5]  Jin Park (석사 : 1999. 8 졸업), Seung-Chul Lee* (석사 : 2000. 8 졸업), Jin-Sik Yoon* (석사 3학기), and Seung-Hoon Lee*, "A 3V 10b 100MS/s digital-to-analog converter for cable modem applications," IEEE Trans. on Consumer Electronics, vol. 46, no, 4, pp. 1043-1047, Nov. 2000. [SCI]

[6]  Seung-Ho Lee* (석사 : 2000. 2 졸업), Jung-Woong Moon* (석사 3학기), and Seung-Hoon Lee*, "An 8b 52MHz double-channel CMOS subranging A/D converter for DSL applications," IEICE Trans. on Electronics, vol. E84-C, no. 4, April 2001. [SCI]

[7]  Joon-Seok Lee* (석사 : 2000. 2 졸업), "Comments on comments on interstage gain- proration technique for digital-domain multistep ADC calibration," IEEE Trans. Circuits Syst. II, Vol 48, No. 7, pp. 745-749, July 2001. [SCI]

[8]  Joon-Seok Lee* (석사 : 2000. 2 졸업), "Resolution enhancement techniques for high-speed multi-stage pipelined ADC's based on a multi-bit multiplying DAC," IEICE Trans. on Electronics, vol. E84-C, No. 8, pp. 1092-1099, Aug. 2001. [SCI]

[9]  Seung-Chul Lee* (석사 : 2000. 8 졸업), "A Low-Ripple Switched-Capacitor DC-DC up Converter for Low-Voltage Applications," IEICE Trans. on Electronics, vol. E84-C, No. 8, pp. 1100-1103, Aug. 2001. [SCI]

[10]  Jung-Woong Moon* (석사 2002. 2 졸업), "An 8b 200MHz Time-Interleaved Subranging ADC Based on a Single-Poly Digital CMOS Process," IEICE Trans. on Electronics, Jan. 2003 to be published. [SCI]

[1]  "스위치드 커패시터 회로에서 정착시간을 최소화한 바이어스 회로 및 그를 구비한 증폭장치," 출원일자 : 1999. 10. 30, 출원번호 : 1999-47733, 출원국가 : 한국.

[2]  "Gain Controller Using Switched Capacitors," Application Date : 2000. 5. 23, Application Number : 09/575994, Filing Country : US.

[3]  "파이프라인 아날로그/디지털 변환기의 병합 캐패시터 스위칭 구조," 출원일자 : 2000. 11. 28, 출원번호 : 제 10-2000-0071360호, 출원국가 : 한국.

[1]  전영득* (석사과정), "CMOS A/D 변환기의 샘플링 속도 및 해상도 향상을 위한 정착시간 최소화 및 병합 캐패시터 스위칭 기법", 1999년도 IEEE 학생논문 CONTEST 논문집, pp. 59-63, 1999.12.04, 단국대학교 사범학관, 최우수상 수상, IEEE Korea Council, 정통부, 정보통신연구진흥원.

[2]  전 영득* (석사과정), ASP-DAC 2000 Travel Grant Award, US$300, Best Paper Candidates, Jan. 2000, Yokohama, Japan.

[3]  이 승훈* 교수, IDEC 우수 Working Group 상 수상, 반도체설계교육센터 (IDEC), 2000년 2월 24일.

[4]  전 영득* (석사과정), "Acquisition-time minimization and merged-capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs", 제 6 회 삼성전자 휴먼테크 논문대상, 2000년 2월 29일, 삼성생명빌딩 1층 CINEX 홀, 장려상 수상, 삼성전자(주) 후원.

[5]  이 승훈* 교수, "CMOS 혼성모드 집적시스템 실습," 반도체설계교육센터 광운대 지역센터 (IDEC) 1999년도 기업체 및 각급 대학교 대상 회로 설계 특강, 1999.10.4 - 10.7.

[6]  이 승훈* 교수, "CMOS 혼성모드 집적시스템 설계 및 실습," 기흥 삼성전자 반도체총괄 연수실, 1999년도 기업체 대상 회로 설계 출장 강의, 1999.11.8 - 11.11.

[7]  이 승훈* 교수, "아날로그 ASIC 의 해석 및 설계," 한국과학원 반도체 설계교육센터 (IDEC) 1999년도  기업체 및 각급 대학교 대상 중장기 회로 설계 및 해석 특강, 1999. 9 -2000. 1.

[8]  이 승훈* 교수, "CMOS 혼성모드 IC 설계 및 실습," 반도체설계교육센터 광운대 지역센터 (IDEC) 2000년도 기업체 및 각급 대학교 대상 회로 설계 특강, 2000. 2. 21 - 24.

[9]  이승훈* 교수, "Device/Circuit Design for High Performance VLSI: Design of high performance/low power data converters ," ISRC (서울대 반도체 공동연구소) 2000년도 회로설계 특강, 2000.7.3-7.5.

[10]  이승훈* 교수, 한국과학원 반도체 설계교육센터 (IDEC) 전문위원 1999년 5월 - 2000년 4월.

[11]  이승훈* 교수, 한국반도체 산업협회 표창장 수상, HDTV용 "주문형 반도체 개발사업", 2000년 8월 10일.

[12]  Joon-Seok Lee* and Seung-Chul Lee*, "Acquisition-time minimization and merged capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs", Second Place Award in the 1999 Region 10 IEEE Postgraduate Student Paper Competition, IEEE, Oct. 2000.

1) -  강 좌 명  :

전자회로Ⅱ  강의 계획서

    - 개설연월  :

1999년 2학기

    - 강의개요  :

메모리, 마이크로 프로세서, DSP, 통신 시스템, 비메모리 ASIC 등, 현대의 첨단 정보기술 분야에 필수적인 다양한 전자공학 과목들 중의 하나로서, 전자회로 I 에서 배운 다이오드 및 트랜지스터와 같은 능동 소자들을 사용하여, 대표적인 응용회로인 차동 증폭기 및 다단 증폭기의 해석, 높은 주파수 영역에서의 주파수 특성 분석, 궤환 회로 이론 등을 공부하며, 이러한 기본 블럭들을 사용하는 대규모 아날로그/디지탈 집적 회로의 해석 및 설계 사례 등을 다룬다.

2)  - 강 좌 명  :

전자회로 I   강의 계획서

     - 개설연월 :

2000년 1학기

     - 강의개요 :

고부가가치를 지닌 현대의 첨단 반도체 회로 및 시스템 전자 산업에 필수적인 다양한 전자공학 과목의 선수과목 중의 하나로서, 가장 기본적인 능동 전자소자로서의 다이오드 (diode), 바이폴라 트랜지스터   (bipolar junction transistor), MOSFET 등의 동작원리 및 특성을 배우며, 이 능동소자를 이용한 기본적인 동작 블럭으로서 바이어스 회로, 증폭기 등의 해석 및 설계 기법 등을 다룬다

3)  - 강 좌 명  :

전자회로 I   강의 계획서

     - 개설연월 :

2001년 1학기

     - 강의개요 :

현대의 첨단 반도체 및 시스템 전자산업에 필요한 다양한 전자공학 과목의 선수과목 중의 하나로서, 가장 기본적인 능동 전자소자로서의 다이오드 (diode), 바이폴라 트랜지스터 (bipolar junction transistor), MOSFET 등의 동작원리 및 특성을 배우며, 이 능동소자를 이용한 기본적인 동작 블럭으로서 바이어스 회로, 증폭기 등의 해석 및 설계 기법 등을 다룬다.

4)  - 강 좌 명  :

전자회로 II   강의 계획서

     - 개설연월 :

2001년 2학기

     - 강의개요 :

메모리, 마이크로 프로세서, DSP, 통신 시스템, 비메모리 ASIC 등, 현대의 첨단 정보기술 분야에 필수적인 다양한 전자공학 과목들 중의 하나로서, 전자회로 I 에서 배운 다이오드 및 트랜지스터와 같은 능동 소자들 및 R, L, C 등 수동소자들을 사용하여, 대표적인 응용회로인 차동 증폭기 (differential amplifier) 및 다단 증폭기 (multi-stage amplifier)의 해석, 높은 주파수 영역에서의 주파수 특성 분석, 궤환 회로 (feedback circuit) 이론 등을 공부하며, 이러한 기본 블록들을 사용하는 대규모 아날로그/디지털 집적 회로 (Integrated Circuits)의 해석 및 설계사례 등을 다룬다.

5)  - 강 좌 명  :

전자회로 I   강의 계획서

     - 개설연월 :

2002년 1학기

     - 강의개요 :

현대의 첨단 반도체 및 시스템 전자산업에 필요한 다양한 전자공학 과목의 선수과목 중의 하나로서, 가장 기본적인 능동 전자소자로서의 다이오드 (diode), 바이폴라 트랜지스터 (bipolar junction transistor), MOSFET 등의 동작원리 및 특성을 배우며, 이 능동소자를 이용한 기본적인 동작 블럭으로서 바이어스 회로, 증폭기 등의 해석 및 설계 기법 등을 다룬다.