International Journal Paper / International Conference Paper

Domestic Journal Paper / Domestic Conference Paper

Workshop & Seminar & Award / Technical Report

Books & Patents & IP Registration

 

Workshop/Seminar/Awards/etc

bar06_solid1x1_red.gif

 

[1] "A Code Error Calibrated Two-Step A/D Converter," 대한 전자 공학회 93년도 CAD 및 VLSI 설계분야 신진박사 초청 논문 발표회 논문집, 1993.10.23, 한양대학교 안산 캠퍼스 백남 학술관. 

 

[2] 김 민규, "CMOS on-chip current reference circuit," 제1회 반도체회로 설계기술 컨테스트 수상, 국가 경쟁력 강화 위원회 1995.3.28, 우수상 수상. 

 

[3] "Data Converters," 대한 전자 공학회 95년도 Analog IC Design Workshop, 95.4.13-95.4.14, 연세대학교 제2공학관. 

 

[4] "CMOS 데이터 변환기 설계기법," 반도체 설계 교육 센터(IDEC) 1995년도 하계 강좌 아날로그 및 혼성모드 I.C. 설계 특강, 1995.8.21-8.23. 

 

[5] 이 호영, 곽 명보, "고속도 저전압용 비교기 설계, 측정 및 시스템 응용 기법", 제2회 반도체회로 설계기술 컨테스트 수상, 국가 경쟁력 강화 위원회 1995.12, 장려상 수상. 

 

[6] "Analog and Digital Subsystem Design:A 4-bit Flash A/D 변환기 설계 기법," 한국과학원 반도체 설계 교육 센터 (IDEC) 1996년도 아날로그 및 디지털 subsystem 설계 특강, 1996.6.24-6.25. 

 

[7] "Analog Integrated Circuit Design Techniques," 서울대학교 신공학관 8층 세미나실, 아날로그 집적회로 설계 5회 특강, 1996년 9월. 

 

[8] 이 승훈 (대학원생), "A highly linear 3V 10b video-speed CMOS D/A Converter", 제3회 반도체회로 설계기술 컨테스트 수상, 국가 경쟁력 강화 위원회 1996.11, 우수상 수상. 

 

[9] 이 승훈교수, 1996년도 대한전자공학회 및 해동전자기술재단의 해동논문상 수상, 1996.12.13.

 

[10] 이 재엽, "저전력 고해상도 CMOS Algorithmic A/D 변환기를 위한 MDAC 회로 설계", pp. 163-187, 1996년도 IEEE 학생논문 CONTEST 논문집, 건국대학교 상허 기념도서관, 1996.12.14, 우수상 수상, IEEE Korea Council, 정통부. 

 

[11] 곽 명보, "저전압 저전력용 CMOS 비교기의 시스템 응용 기법", pp. 139-162, 1996년도 IEEE 학생논문 CONTEST 논문집, 건국대학교 상허기념도서관, 1996.12.14, 장려상 수상, IEEE Korea Council, 정통부. 

 

[12] 이승훈, "저전압용 CMOS 전류 및 전압 레퍼런스 회로 설계 및 공정 오차 보정 기법," 논문지도, 제1회 반도체 설계 교육 센터 (IDEC) Multi-Project Chip 발표회 논문집, pp. 55-60, 1997년 2월. 

 

[13] "Analog and Digital Subsystem Design:A 4b Subranging Flash A/D 변환기 설계 기법," 한국과학원 반도체 설계 교육 센터 (IDEC) 1997년도 아날로그 및 디지털 subsystem 설계 특강, 1997.6.24-6.25. 

 

[14] 황 성욱, "광대역 종합정보 통신망 응용을 위한 8b 52MHz CMOS subranging A/D 변환기 설계", pp. 83-86, 1997년도 IEEE 학생논문 CONTEST 논문집, 건국대학교 상허기념도서관, 1997.12.20, 우수상 수상, IEEE Korea Council, 정통부, 한국통신공사, 정보통신정책연구원. 

 

[15] 이 강진, "HDTV 응용을 위한 3V 10b 33MHz 저전력 CMOS A/D 변환기", pp. 87-90, 1997년도 IEEE 학생논문 CONTEST 논문집, 건국대학교 상허기념도서관, 1997.12.20, 최우수상 수상, IEEE Korea Council, 정통부, 한국통신공사, 정보통신정책연구원. 

 

[16] 황 성욱, 김 주형, "광대역 종합정보 통신망 응용을 위한 8b 52MHz CMOS subranging A/D 변환기 설계", 제 4 회 삼성전자 휴먼테크 논문대상, 1998.3.20, 삼성생명빌딩 1층 CINEX 홀, 동상 수상 (부상 200만원), 삼성전자(주).

 

[17] "CMOS 혼성모드 집적시스템의 설계," 한국과학원 반도체 설계교육센터 (IDEC) 1998년도 회로 설계 특강, 1998.4.6-4.8.

 

[18] "주문형반도체 (HDTV용) 개발사업 관련 기반기술분야 및 시스템분야 기술정보교류의 활성화를 위한 기술세미나," - Clock, 전원 및 고속 인터페이스 회로 기술 개발 발표, 과학기술회관 701호 (KETI 서울 세미나실), 서울, 1998.6.3.

 

[19] "CMOS A/D Converter Design," 1998년도 Cadence Design Seminar 회로 설계 특강, 인터콘티넨탈호텔, 1998.7.21-22.

 

[20] 다윈텍, 경덕전자(주) Card Reader용 아날로그회로 설계지원에 따른 연구실
장학금 500만원 수령, 1998년 9월.

 

[21] 이 준석,김 창호, 제 1 회 서강대학교 홈페이지 경영대회 장려상, 1998.9.

 

[22] "CMOS 아날로그/혼성모드 집적시스템 설계," 반도체설계교육센터 광운대 IDEC 지역센터, 1998년도 회로 설계 특강, 1998.10.26-29.

 

[23] 전 병렬, "정착시간 최소화기법을 적용한 3V 12b 50MHz CMOS A/D 변환기", 1998년도 IEEE 학생논문 CONTEST 논문집, pp. 125-131, 1998.12, 건국대학교 공과대학 첨단 강의실, 장려상 수상, IEEE Korea Council, 정통부, 한국통신공사, 정보통신정책 연구원.

 

[24] 이 진국, "디지탈 영역에서의 캐패시터 조합기법이 적용된 단일칩 CMOS CCD 카메라 인터페이스 회로", 1998년도 IEEE 학생논문 CONTEST 논문집, pp. 133-137, 1998.12, 건국대학교 공과대학 첨단 강의실, 우수상 수상, IEEE Korea Council, 정통부, 한국통신공사, 정보통신정책연구원.

 

[25] 이 진국, "A Single-Chip CMOS CCD Camera Interface Based on Digitally-Controlled Capacitor-Segment Combination", 제 5 회 삼성전자 휴먼테크 논문대상, 1999.2.06, 삼성생명빌딩 1층 CINEX 홀, 금상 수상 (부상 700만원), 삼성전자(주).

 

[26] 이 승훈교수, 삼성전자(주) 제5회 휴먼테크 논문대상 수상 연구지도에 대한 감사장 수상, 1999년 2월 6일.

 

[27] "A CMOS single-chip CCD Camera Interface circuit," 연세대학교 ASIC 설계공동연구소 창립 10주년 기념 초청 강연회, 99.4.28.

 

[28] 과학기술부, 산업자원부, 한국과학기술원 반도체설계 교육센터 (IDEC), 아날로그, 혼성신호, RF IC 분야 전문위원, 1999. 5 - 2000. 4.

 

[29] 과학기술부, 산업자원부, 반도체설계 교육센터 광운대 지역센터 (IDEC), 기업체 기술지원 자문위원, 1999. 6 - 2000. 5.

 

[30] 이 승훈교수, 1999년 연암 해외연구교수 선정, US$25,000, 왕복항공료. 1999년 6월 7일.

 

[31] "Device/Circuit Design for High Performance VLSI: Design of high performance/low power data converters ," ISRC (서울대 반도체 공동연구소) 1999년도 회로설계 특강, 1999.7.5-7.7.

 

[32] "CMOS 혼성모드 집적시스템의 설계," 한국과학원 반도체 설계교육센터 (IDEC) 1999년도 회로 설계 특강, 1999.7.19-7.21.

 

[33] 전한실업 주식회사로부터 연구실 장학금 1000만원 수령, 1999년 7월 22일.

 

[34] "아날로그 ASIC 의 해석 및 설계," 한국과학원 반도체 설계교육센터 (IDEC) 1999년도 회로 설계 및 해석 특강, 1999.9.6-12.27.

 

[35] "CMOS 혼성모드 집적시스템 실습," 반도체설계교육센터 광운대 지역센터 (IDEC) 1999년도 회로 설계 특강, 1999.10.4-10.7.

 

[36] "CMOS 혼성모드 집적시스템 설계 및 실습," 기흥 삼성전자 반도체총괄 연수실, 1999년도 회로 설계 출장강의, 1999.11.8-11.11.

 

[37] 전 영득, "CMOS A/D 변환기의 샘플링 속도 및 해상도 향상을 위한 정착시간 최소화 및 병합 캐패시터 스위칭 기법", 1999년도 IEEE 학생논문 CONTEST 논문집, pp. 59-63, 1999.12.04, 단국대학교 사범학관, 최우수상 수상, IEEE Korea Council, 정통부, 정보통신연구진흥원.

 

[38] 전 영득, ASP-DAC 2000 Travel Grant Award, US$300, Jan. 2000, Yokohama, Japan.

 

[39] "CMOS 혼성모드 IC 설계 및 실습," 반도체설계교육센터 광운대 지역센터
(IDEC) 2000년도 회로 설계 특강, 2000년 2월 21일 - 24일.

 

[40] IDEC 우수 Working Group 상 수상 (책임교수 이 승훈), 반도체설계교육센터 (IDEC), 2000년 2월 24일.

 

[41] 전 영득, "Acquisition-time minimization and merged- capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs", 제 6 회 삼성전자 휴먼테크 논문대상, 2000년 2월 29일, 삼성생명빌딩 1층 CINEX 홀, 장려상 수상 (부상 100만원), 삼성전자(주) 후원.

 

[42] "Device/Circuit Design for High Performance VLSI: Design of high performance/low power data converters ," ISRC (서울대 반도체 공동연구소) 2000년도 회로설계 특강, 2000.7.3-7.5.

 

[43] 이승훈 교수, 한국반도체 산업협회 표창장, HDTV용 "주문형 반도체 개발사업", 2000년 8월 10일.

 

[44] Y. D. Jeon, Joon-Seok Lee and Seung-Chul Lee (MS students), "Acquisition-time minimization and merged capacitor switching techniques for sampling-rate and resolution improvement of CMOS ADCs", Second Place Award in the 1999 Region 10 IEEE Postgraduate Student Paper Competition, IEEE, Oct. 2000.

 

[45] 이승훈 교수, "WHO'S WHO IN THE WORLD in the 19th edition", MARQUIS WHO'S WHO 2002년도 개정판 인명등재, 2001년 7월.

 

[46] 이승훈 교수, 대한전자공학회 2001년도 학술상 수상, 2001년 12월 14일.

 

[47] 유상민, 오태환, 문정웅, "높은 SFDR을 갖는 2.5 V 10b 120 MSample/s CMOS 파이프라인 A/D 변환기", 제8 회 삼성전자 휴먼테크 논문대상 수상, 2002년 2월 20일, 삼성생명빌딩 1층 CINEX 홀, 금상 (부상 700만원), 삼성전자(주) 후원.

 

[48] 유상민, "A 2.5V 10b 120MSample/s CMOS pipelined ADC with high SFDR", IEEE Region 10 Student Paper Contests, Seoul Section, 우수논문,2002년 2월 21일.

 

[49] "CMOS Device/Circuit Design for Future VLSI: 저전력 A/D 변환기의 설계," ISRC (서울대 반도체 공동연구소) 2002년도 하계강좌, 2002. 7. 4 - 7. 6.

 

[50] "CMOS 혼성모드 집적시스템 설계 및 실습," 한국과학원 (KAIST) 반도체 설계 교육 센터 (IDEC) 본 센터, 2002년도 공개강좌, 2002. 8. 5 - 8. 9.

 

[51] Sang-Min Yoo, "A 2.5V 10b 120MS/s CMOS ADC", Third Annual Young Inventors Awards, one of 12 finalists, Far Eastern Economic Review and Hewlett-Packard Asia Pacific, Nov. 2002.

 

[52] "CMOS 혼성모드 집적시스템 설계 및 실습," 한국과학원 (KAIST) 반도체 설계 교육 센터 (IDEC) 본 센터, 2003년도 공개강좌, 2003. 7. 14 - 7. 16.

 

[53] "Data Converters 설계 기법 및 최근 동향," IDEC 전북대 지역 공개강좌, 2003. 7. 29.

 

[54] 배현희, 윤진식, 이명진, 신은석,이승훈, 2003년 8월 28일, 대전 KAIST, 2003년도 IDEC Conference 2003 Summer, BEST DESIGN AWARD / 최우수 Design 상, 수상 내역 (상패 및 부상 100 만원), "A 3 V 12b 100 MS/s CMOS D/A CONVERTER FOR HIGH-SPEED COMMUNICATION SYSTEMS".

 

[55] Myung-Jin Lee, Young-Jae Cho, Woo-Jin Bae, 2004년 10월 26일, COEX ASEM Hall, ISOCC 2004 Chip Design Contest, BEST DESIGN AWARD / First Prize (최우수 Design 상) , 수상 내역 (부상 100 만원), "8b 200 MS/s 0.25 um CMOS A/D Converters with 500 MHz Input Bandwidth".

 

[56] Se-Won Kim, Young-Jae Cho, Kyung-Hoon Lee, 2004년 11월 5일, 한국 지식재산센터, 특허청, 제5회 반도체배치설계  공모전 / 동상 수상, "디스플레이 응용을 위한 8b 240 MHz 1.36 mm2 104 mW 0.18 um CMOS A/D Converter".

 

[57] Byoung-Han Min, Hee-Sung Chae, Hee-Won Park, and Seung-Hoon Lee, 2005년 10월 21일, ISOCC 2005, COEX Conference Center, 반도체 설계부문 BEST PAPER AWARD, 수상 내역 (부상 40 만원), "A 10b 100 MS/s 1.4 mm2 56 mW 0.18 um CMOS A/D Converter with 3-D Fully Symmetrical Capacitors".

 

[58] 이승훈 교수, 2005년 10월 24일, 차세대 반도체설계인력양성사업을 위한 교육자료 개발부문 최우수상, KAIST IDEC WG Congress.

 

[59] 조영재, 박용현, 채희성, 이승훈, 2005년 11월 10일, 서울 역삼동 한국지식재산 센터, 2005년도 제6회 특허청 반도체설계공모전, 은상 (산자부 장관상), 수상 내역 (부상 100 만원), “A 14b 100MS/s 3.4 mm2 145 mW SMIC 0.18 um CMOS ADC Based on 3D Fully Symmetrical Capacitor Layout".

 

[60] 민병한, 김영주, 사두환, 이승훈, 2005년 11월 10일, 서울 역삼동 한국지식재산 센터, 2005년도 제6회 특허청 반도체설계공모전, 동상 (특허청장상), 수상 내역 (부상 50 만원), “A 10b 100 MS/s 1.4 mm2 56mW 0.18um CMOS A/D converter for Low-Power Multimedia Applications".

 

[61] 이승훈 교수, 2006년 10월 20일 , 차세대 반도체설계인력양성사업을 위한 교육자료 DB구축 우수 강의 자료 개발상, KAIST IDEC WG Congress.

 

[62] 이승훈 교수, 2006년 10월 20일, 차세대 반도체설계인력양성사업을 위한 우수 참여교수 상, KAIST IDEC WG Congress.

 

[63] 이경훈, 유시욱, 조영재, 2006년 12월 1일, 서울 역삼동 한국지식재산 센터, 2006년도 제7회 특허청 반도체 설계공모전, 특별상 (한국발명진흥회장상), 수상 내역 (부상 100만원), "A Dual-Channel 6b 1GS/s 0.18um CMOS ADC for Ultra Wide-Band Communication Systems". click

 

[64] 조영재, 김용우, 이경훈, 2006년 12월 1일, 서울 역삼동 한국지식재산 센터, 2006년도 제7회 특허청 반도체 설계공모전, 은상 (산자부 장관상), 수상내역 (부상 200만원), "DMB 응용을 위한 10b 25MS/s 4.8mW 0.13um CMOS A/D 변환기". click

 

[65] 이승훈 교수, 2007년 1월 31일, 삼성전자 System LSI 사업을 위한 연구기술개발과제의 성공 및 관련 핵심우수인력 양성에 따른 감사패, 삼성전자 반도체총괄 사장.

 

[66] 김영주, 유시욱, 김용우, 조영재, "A Reconfigurable 10MS/s to 100MS/s, 0.5V to 1.2V, 0.98mm2, 10b Low-Power 0.13um CMOS pipeline ADC", 제 13 회 삼성전자 휴먼테크 논문대상, 2007.2.15, 삼성생명빌딩 1층 국제회의실, 은상 수상 (부상 500만원), 삼성전자(주). click

[67] 김영주, 유시욱, 김용우, 조영재, "A Reconfigurable 10MS/s to 100MS/s, 0.5V to 1.2V, 0.98mm2, 10b Low- Power 0.13um CMOS pipeline ADC", 2007년 2월 15일, 제13회 삼성전자 휴먼테크 논문대상 은상 수상에 따른 부상, 중국 해외연수, 삼성전자(주), 2007년 7월 18일 - 20일. 이승훈 교수의 삼성전자 휴먼테크논문대상 사무국 해외 학술대회 참가비용 지원.

[68] 이승훈 교수, 2007년 10월 25일, 차세대 반도체설계인력사업을 위한 교수연구부문 우수 참여교수상, KAIST IDEC WG Congress. click

 

 [69] 이승훈 교수, 2007년 11월 24일, 2007년도 해동 학술상 수상 (상패 및 상금 1000만원), 숭실대학교 형남공학관, 대한전자공학회 및 한국해동과학문화재단. click

 

[70] 김영주, 이세원, 유필선, 2007년 11월 30일, 서울 역삼동 한국지식재산 센터, 2007년 제8회 특허청 반도체 설계공모전, 동상 (특허청장상), 수상내역 (부상 100만원), "A 12b 120MS/s 108mW 0.18um CMOS ADC with a Temperature Insensitive Current Reference." click

[71] 김용우, 이명환, 한재열, 2007년 11월 30일, 서울 역삼동 한국지식재산 센터, 2007년 제8회 특허청 반도체 설계공모전, 특별상 (한국반도체산업협회장상), 수상내역 (부상 100만원), "A 12b 1kS/s 70uA 0.35um CMOS Algorithmic ADC for Sensor Interface in Ubiquitous Environments." click

[72] 이승훈 교수, 2008년 10월 24일, 차세대 반도체설계인력양성사업을 위한 우수참여교수상, KAIST IDEC. click

[73] 이승훈 교수, 2008년 11월 6일, 2008년 산학협력유공자 교육과학기술부 장관표창(상), KINTEX 제1전시장 중앙무대, 교육과학기술부.

[74] 이명환, 이동석, 김영주, 이승훈, 2008년 11월 6일, 서울 역삼동 르네상스 호텔, 제2회 동부하이텍 IP 설계 공모전, 우수상 (Best Design Award), 수상내역 (부상 300만원), "A 0.31pJ/conv-step 12b 100MS/s 0.13um CMOS A/D Converter for 3G Communication Systems.", 동부하이텍(주) 및 KAIST IDEC. click

[75] 김영주, 김차동, 박범수, 2008년 12월 8일, 서울 역삼동 한국지식재산 센터, 2008년 제9회 대한민국 반도체설계대전, 특별상 (한국반도체산업협회장상), 수상내역 (부상 100만원), "Full-HDTV 응용을 위한 12b 200MS/s 65nm CMOS 파이프라인 A/D 변환기." click

[76] 이승훈 교수, 서강대학교 발전 공로패, 2008년 12월 11일.

[77] 이세원, 이경훈, 김영주, 박범수, "다양한 회로 공유기법을 사용하는 10비트 100MS/s 27.2mW 0.8mm2 0.18um CMOS 파이프라인 ADC", 제 15회 삼성전자 휴먼테크 논문대상, 2009. 02. 25, 삼성전자빌딩 서초사옥, 장려상 수상 (부상 100만원). click

[78] Beom-Soo Park, Seung-Hak Ji, Min-Ho Choi, Kyung-Hoon Lee, Gil-Cho Ahn, and Seung-Hoon Lee, 2009년 11월 24일, ISOCC 2009, BEXCO Conference Center, IEEK Semiconductor & Device Society Award, 수상 내역 (부상 40 만원), "A 10b 100MS/s 25.2mW 0.18um CMOS ADC With Various Circuit Sharing Techniques." click

[79] 윤근용, 지승학, 김영주, 2009년 11월 26일, 서울 역삼동 한국지식재산 센터, 2009년 제10회 대한민국 반도체설계대전, 동상 (특허청장상), 수상내역 (부상 300만원), "근거리 무선통신망 응용을 위한 저전력 소면적을 가지는 10비트 100MS/s 0.18um CMOS A/D 변환기." click

[80] IDEC Newsletter Vol.150 연구실 탐방 서강대학교 IC설계 연구실. click

[81] 이경훈, 김영주, 권이기, 황태호, "재구성 가능한 스위치 기반의 3단 증폭기를 공유하는 10비트 120MS/s 45nm CMOS A/D 변환기", 제 16회 삼성전자 휴먼테크 논문대상, 2010. 02. 24, 삼성전자빌딩 서초사옥, 장려상 수상 (부상 100만원). click

[82] 박승재, 이경훈, 권이기, 이승훈, 2010년 3월 16일, 서울 역삼동 르네상스 호텔, 제3회 동부하이텍 IP 설계 공모전, 대상 (Best Design Award), 수상내역 (부상 1000만원), "A SHA-Free 12b 100MS/s 1V 19mW 0.13um CMOS ADC for Low-Power Mobile Applications", 동부하이텍(주) 및 KAIST IDEC. click1 click2

[83] 이경훈, 명성민, 2010년 11월 12일, 페어차일드코리아 컨퍼런스홀, 제5회 페어차일드코리아반도체 논문공모전, 동상, 수상내역 (부상 100만원), "A 12b 50MS/s 21.6mW 0.18um CMOS ADC Maximally Sharing Capacitors and Op-Amps." click1 click2

[84] 최민호,박혜림,송정은, 2010년 12월 16일, 서울 역삼동 한국지식재산 센터, 2010년 제11회 대한민국 반도체설계대전, 은상 (교육과학기술부장관상), 수상내역 (부상 500만원), "가변 이득증폭기를 갖는 12비트 50MS/s 1.09mm2  28.1mW 0.18um CMOS ADC." click

[85] 권이기, 구병우, 명성민, 2010년 12월 16일, 서울 역삼동 한국지식재산 센터, 2010년 제11회 대한민국 반도체설계대전, 특별상 (대한변리사회장상), 수상내역 (부상 100만원), "저전력 고속 무선데이터 통신응용을 위한 6비트 1.2GS/s 65nm CMOS A/D 변환기와 D/A 변환기." click

[86] 이승훈 교수, 2011년 10월 27일, 차세대 반도체설계인력양성사업을 위한 최우수참여교수상, KAIST IDEC WG Congress. click

[87] 송정은, 황동현, 남상필, 박혜림, 2011년 12월 2일, 서울 역삼동 한국지식재산 센터, 2011년 제12회 대한민국 반도체설계대전, 금상 (국무총리상), 수상내역 (부상 700만원), "단일 기준전압을 사용하는 레인지-스케일링 기법 기반의 13비트 100MS/s 0.13um CMOS ADC." click

[88] 명성민, 구병우, 김효진, 안태지, 2011년 12월 2일, 서울 역삼동 한국지식재산 센터, 2011년 제12회 대한민국 반도체설계대전, 동상 (특허청장상), 수상내역 (부상 300만원), "두 채널간의 회로 공유기법 기반의 저 전력 10비트 200MS/s 0.18um CMOS A/D 변환기." click

[89] Dong-Hyun Hwang, Jung-Eun Song, Sang-Pil Nam, Hyo-Jin Kim, Tai-Ji An, Kwang-Soo Kim, and Seung-Hoon Lee, 2011년 11월 17일, ISOCC 2011, Ramada Plaza Hotel, ISOCC Best Paper Award, 수상 내역 (부상 30만원), "A Range-Scaled 13b 100MS/s 0.13um CMOS SHA-Free ADC Based on a Single Reference." click

[90] 남상필, 김용민, 황동현, 박준상, 이승훈, 2012년 7월 17일, 서울 역삼동 르네상스 호텔, 제5회 동부하이텍 IP 설계 공모전, 대상 (Best Design Award), 수상내역 (부상 1000만원), "아날로그 TV 응용을 위한 10비트 1MS/s~10MS/s 0.11um CMOS SAR ADC", 동부하이텍(주) 및 KAIST IDEC. click1 click2

[91] 이승훈 교수, 2012년 10월 25일, 차세대 반도체설계인력양성사업을 위한 우수참여교수상, KAIST IDEC WG Congress. click

[92] Dong-Hyun Hwang, Jun-Sang Park, Hyun-Sun Shim, and Seung-Hoon Lee, 2012년 11월 05일, ISOCC 2012, Ramada Plaza Hotel, ISOCC Best Poster Award, 수상 내역 (부상 20만원), "A 12b 80MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR and Flash ADCs." click

[93] 심현선, 신용진, 2012년 11월 27일, 서강대학교 동문회관 스티븐김 홀, 2012년 제13회 서강대학교 전자공학과 학술제 캡스톤디자인 부문, 금상, 수상내역 (부상 30만원), "A 12b 120MS/s 0.11um hybrid pipeline A/D converter." click

[94] 황동현, 남상필, 박준상, 2012년 12월 11일, 서울 역삼동 한국지식재산 센터, 2012년 제13회 대한민국 반도체설계대전, 동상 (특허청장상), 수상내역 (부상 300만원), "이중-채널 SAR ADC 및 flash ADC를 기반으로 하는 하이브리드 구조의 12비트 80MS/s 파이프라인 ADC." click

[95] 이승훈 교수, 2013년 01월 22일, 2012년 산학과제 특허 장려상, SK하이닉스(주). click

[96] 안태지, 조석희, 심현선, 2013년 10월 22일, 서울 삼성동 코엑스 인터컨티넨탈 호텔, 2013년 제14회 대한민국 반도체설계대전, 은상 (산업통상자원부장관상), 수상내역 (부상 500만원), "부정합 에러를 최소화한 4채널 Time-Interleaved 구조기반의 11비트 150MS/s 파이프라인 SAR ADC." click

[97] Tai-Ji An, Hyun-Sun Shim, and Seung-Hoon Lee, 2013년 11월 18일, ISOCC 2013, BEXCO, ISOCC Best Poster Award, 수상 내역 (부상 20만원), "A High-Efficiency PWM DC-DC Buck Converter Based on Multi-Phase Switching for Mobile Applications." click

[98] 김한결, 조영세, 정종민, 2013년 11월 27일, 서강대학교 동문회관 스티븐김 홀, 2013년 제14회 서강대학교 전자공학과 학술제 캡스톤디자인 부문, 은상, 수상내역 (부상 20만원), "A 12b 10MS/s SAR ADC using C-R hybrid DAC for Universal TSC Application." click

[99] 조석희, 안태지, 박준상, 김용민, 심현선, 신용진, 이승훈, 2014년 2월 25일, 2014년 제21회 한국반도체학술대회, 기업체(동부) 논문상, 수상내역 (부상 100만원), "Low-Power 14b 100MS/s SHA-Free ADC based on a Range-Scaling Technique." click

[100] 이승훈 교수, 2014년 4월 21일, 2014년 정보통신진흥을 통한 국가산업발전 유공자 국무총리 표창, 제47회 과학의 날/제59회 정보통신의 날 기념식, 국립과천과학관 중앙 홀.

[101] 신용진, 장우진, 이준협, 이승훈, 2014년 4월 24일, 서울 역삼동 르네상스 호텔, 제6회 동부하이텍 IP 설계 공모전, 은상 (Best Design Award), 수상내역 (부상 300만원), "A 52fJ/Conversion-step 12b 10MS/s SAR ADC Using Minimum Unit Capacitors for Various TSC Applications", 동부하이텍(주) 및 KAIST IDEC. click

[102] 조영세, 안태지, 이기욱, 2015년 11월 17일, 서울 역삼동 르네상스 호텔, 2015년 제16회 대한민국 반도체설계대전, 동상 (특허청장상), 수상내역 (부상 300만원), "보정기법 없이 채널 간 오프셋 부정합을 최소화한 2x Interleaved 10비트 120MS/s 파이프라인 SAR ADC." click

[103] 이승훈 교수, 2015년 11월 28일, 2015년 대한전자공학회 감사패, 강원도 원주시 오크밸리, 대한전자공학회 2015년 정기총회 및 추계학술대회.

[104] 이승훈 교수, 2016년 3월 8일, 미래창조과학부 정보통신기술진흥센터 감사패, ICT분야 고급인력양성에 관한 기여.

[105] 이승훈 교수, 2016년 7월 7일, 미래창조과학부 2016년 국가연구개발 우수성과 100선 선정, 성과명 : 정보통신용시스템에 사용되는 아날로그IP 개발.

[106] Hee-Wook Shin, Eun-Chang Lee, Won-Kang Kim, Tai-Ji An and Seung-Hoon Lee, 2016년 10월 24일, ISOCC 2016, Ramada Plaza Hotel, ISOCC Best Poster Award, 수상 내역 (부상 20만원), "A 0.16mm2 12b 30MS/s 0.18um CMOS SAR ADC Based on Low-Power Composite Switching." click

[107] Tai-Ji An, 2016년 12월 2일, QUALCOMM Best Paper Award, 수상 내역 (부상 40만원), "High-efficiency low-noise-pulse-width modulation DC-DC buck converter based on multi-partition switching for mobile system-on-a-chip applications." click

[108] 이은창, 안태지, 박준상, 2017년 09월 12일, 판교 한국반도체산업협회, 2017년 제18회 대한민국 반도체설계대전, 협회장상 (IEEE CASS Seoul Chapter), 수상내역 (부상 50만원), "저전력 복합 스위칭 기반의 0.16mm2 12b 30MS/s 0.18um CMOS SAR ADC." click

 

 

 

 

 

 서울특별시 마포구 백범로 35(신수동) 서강대학교 R관 905호 Tel. 02-715-6129       Webmaster

※본 홈페이지 내의 연구개발정보, 전자우편주소 등 개인정보 등을 무단 수집시 관련법의 제제를 받을 수 있습니다.